PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-017775

(43)Date of publication of application: 22.01.1999

(51)Int.CI.

H04L 29/10 G06F 3/06 G06F 13/00 G06F 13/38 H04L 1/16 H04L 12/56

(21)Application number: 09-164813

(71)Applicant:

SONY CORP

(22)Date of filing:

20.06.1997


(72)Inventor:

NAKAMURA RYUTA

(54) SERIAL INTERFACE CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To smoothly transmit/receive the data of a large capacitance by generating a request packet from a present node to the other node, sending it to a serial interface, receiving the packet of a response to the request packet and performing retry operation for sending the generated request packet when the received response packet requests the resending of the request packet. SOLUTION: An interval register 1263 receives a resending request and arbitrarily set time to the retry operation and a cycle counter 1262 measures time while being started by ack busy reception. When the time of the cycle counter 1262 reaches the setting time of the interval register 1263, a comparator circuit 1265 generates a resending signal SR. A retry control register 1264 sets the number of times of retry and a busy counter 1267 counts how many times the resending signal SR is outputted from the comparator circuit 1265. When the value of the busy counter 1267 reaches the set value of the retry control register 1264, the comparator circuit 1266 is turned into timeout.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(12)公開特許公報 (A) (11)特許出國公園番号

特開平11-17775

(43)公開日 平成11年(1999)1月22日

(51) Int. C1. 6	識別記号	庁内整理番号	FI			技術表示箇所
HO4L 29/10			H04L 13/00	309	Z	
G06F 3/06	301		G06F 3/06	301	M	
13/00	353		13/00	353	T	
13/38	350		13/38	350		
HO4L 1/16			H04L 1/16			
		審查請求 未日	請求 請求項の数2(OL (£	≥12頁)	最終頁に続く
(21)出願番号	特願平9-164	8 1 3	(71)出願人 00	0 0 0 2 1 8	5	
			ソニ	一株式会社		
(22)出題日	平成9年(199	7) 6月20日	東京	都品川区北品	川6丁目	7番35号
			(72)発明者 中村	節太		
			東京	都品川区北品	川6丁目	7番35号 ソ
			=-	株式会社内		
			(74)代理人 弁理	士 佐藤 隆	久	


(54) 【発明の名称】シリアルインタフェース回路

(57)【要約】

(19)日本団特許庁 (JP)

【課題】リトライ動作を自動化でき、制御系回路の付加 を軽減でき、大容量のデータを所定の規格に合わせてた パケットにして送受信できるシリアルインタフェース回 路を提供する。

【解決手段】再送要求を受信してからリトライ動作を行 うまでの時間を任意に設定可能なインターパルレジスタ 1263と、ack busyを受信すると起動して時間を計時 するサイクルカウンタ1262と、サイクルカウンタ1 262の時間がインターバルレジスタ1263の設定時 間に達すると再送信号SRを生成する比較回路1265 と、制限するリトライ回数を設定可能なリトライ制限レ ジスタ1264と、比較回路1265の再送信号の出力 回数をカウントするビジーカウンタ1267と、ビジー カウンタ1267の値がリトライ制限レジスタ1264 の設定値に達するとタイムアウト信号TOを出力する比 較回路1266とを設ける。



【特許請求の範囲】

自ノードとシリアルインタフェースパス 【讀求項1】 を介して接続された他ノード間でパケットの送受信を行 うシリアルインタフェース回路であって、

1

自ノードから他ノードへの要求パケットを生成し、上記 シリアルインタフェースパスに送出する第1のデータ処 理回路と、

上記要求パケットに対する応答パケットを受信し、受信 した応答パケットが要求パケットの再送を要求している 場合に、上記生成した要求パケットを再度上記シリアル 10 インタフェースバスに送出するリトライ動作を行う第2 のデータ処理回路とを有するシリアルインタフェース回 路。

上記第2のデータ処理回路は、再送要求 【請求項2】 を受信してから設定時間を経過して上記要求パケットを 再送する闘求項1記載のシリアルインタフェース回路。

上記第2のデータ処理回路は、再送要求 【請求項3】 を受信してからリトライ動作を行うまでの時間を任意に 設定可能なインターバルレジスタと、

上記再送要求を受信すると起動して時間を計時するサイ クルカウンタと、

上記サイクルカウンタの時間が上記インターパルレジス 夕の設定時間に遠すると再送信号を生成する比較回路と 有し、

上記再送信号が生成されると上記リトライ動作を行う請 求項2記載のシリアルインタフェース回路。

上記再送の回数を判別し、カウント値が 【請求項4】 あらかじめ設定した回数に達すると上記インターパルレ ジスタの設定時間をさらに長い時間に再設定する判別回 路を有する請求項3記載のシリアルインタフェース回

【請求項5】 上記リトライ動作の回数を制限する制限 回路を有する請求項1記載のシリアルインタフェース回

【請求項6】 上記リトライ動作の回数を制限する制限 回路を有する間求項2記載のシリアルインタフェース回

上記リトライ動作の回数を制限する制限 【請求項7】 回路を有する請求項3記載のシリアルインタフェース回

上記リトライ動作の回数を制限する制限 【閟求項8】 回路を有する請求項4記載のシリアルインタフェース回

上記制限回路は、制限するリトライ回数 【請求項9】 を設定可能なリトライ制限レジスタと、

上記比較回路の再送信号の出力回数をカウントする再送 カウンタと、

上記再送カウンタの値が上記リトライ制限レジスタの設 定値に違するとタイムアウト信号を出力する比較回路 ٤,

上記タイムアウト信号を受けて上記要求パケットの送信 を中止する制御回路とを有する請求項7記載のシリアル インタフェース回路。

上記制限回路は、制限するリトライ回 【請求項10】 数を設定可能なリトライ制限レジスタと、

上記比較回路の再送信号の出力回数をカウントする再送 カウンタと、

上記再送カウンタの値が上記リトライ制限レジスタの設 定値に違するとタイムアウト信号を出力する比較回路 と、

上記タイムアウト信号を受けて上記要求パケットの送信 を中止する制御回路とを有する請求項8記載のシリアル インタフェース回路。

自ノードとシリアルインタフェースパ 【請求項11】 スを介して接続された他ノード間でパケットの送受信を 行うシリアルインタフェース回路であって、記憶手段

自ノードから他ノードへの要求パケットを生成し上記記 億手段に格納する要求パケット生成回路と、

上記記億手段に格納された要求パケットを上記シリアル 20 インタフェースバスに送出する第1のデータ処理回路

上記要求パケットに対する応答パケットを受信し、受信 した応答パケットが要求パケットの再送を要求している 場合に、上記記憶手段に格納されている要求パケットを 再度上記シリアルインタフェースバスに送出するリトラ イ動作を行う第2のデータ処理回路とを有するシリアル インタフェース回路。

上記第2のデータ処理回路は、再送要 【請求項12】 30 求を受信してから設定時間を経過して上配要求パケット を再送する請求項11記載のシリアルインタフェース回 路.

【請求項13】 上記第2のデータ処理回路は、再送要 求を受信してからリトライ動作を行うまでの時間を任意 に設定可能なインターパルレジスタと、

上記再送要求を受信すると起動して時間を計時するサイ クルカウンタと、

上記サイクルカウンタの時間が上記インターパルレジス 夕の設定時間に達すると再送信号を生成する比較回路と 40 有し、

上記再送信号が生成されると上記記憶手段に格納された 要求パケットを説み出して上記リトライ動作を行う讃求 項12記載のシリアルインタフェース回路。

上記再送の回数を判別し、カウント値 【請求項14】 があらかじめ設定した回数に達すると上記インターパル レジスタの設定時間をさらに長い時間に再設定する判別 回路を有する請求項13記載のシリアルインタフェース 回路。

上記リトライ動作の回数を制限する制 【鹽求項15】 50 限回路を有する請求項11記載のシリアルインタフェー

ス回路。

【請求項16】 上記リトライ動作の回数を制限する制限回路を有する請求項12記載のシリアルインタフェース回路。

【請求項17】 上記リトライ動作の回数を制限する制限回路を有する請求項13記載のシリアルインタフェース回路。

【請求項18】 上記リトライ動作の回数を制限する制限回路を有する請求項14記載のシリアルインタフェース回路。

【請求項19】 上記制限回路は、制限するリトライ回数を設定可能なリトライ制限レジスタと、

上記比較回路の再送信号の出力回数をカウントする再送 カウンタと、

上記再送カウンタの値が上記リトライ制限レジスタの設 定値に達するとタイムアウト信号を出力する比較回路 と、

上記タイムアウト信号を受けて上記要求パケットの送信を中止する制御回路とを有する請求項17記載のシリアルインタフェース回路。

【前求項20】 上記制限回路は、制限するリトライ回数を設定可能なリトライ制限レジスタと、

上記比較回路の再送信号の出力回数をカウントする再送 カウンタと、

上記再送カウンタの値が上記リトライ制限レジスタの設 定値に達するとタイムアウト信号を出力する比較回路 と、

上記タイムアウト信号を受けて上記要求パケットの送信を中止する制御回路とを有する請求項18記載のシリア ルインタフェース回路。

【発明の詳細な説明】

[0001]

【発明の风する技術分野】本発明は、ディジタルシリアルインタフェース回路に係り、特にHDD(Hard Disk Drive)、DVD(Digital Video Disk)ーROM、CD(Compact Disk)ーROM、テープストリーマ(Tape Streamer) 等のストレージ装置に接続するシリアルインタフェース回路およびその信号処理方法に関するものである。

[0002]

【従来の技術】近年、マルチメディア・データ転送のためのインタフェースとして、高速データ転送、リアルタイム転送を実現する I E E E (The Institute of Electrical and Electronic Engineers) 1394、High

Performance Sirial Busが規格化された。

ledgeの要求、受信確認を行うアシンクロナス(Asynchronous)転送であり、他の一つはあるノードから 125 μ s に 1 回必ずデータが送られるアイソクロナス(Isoch

ronous) 転送である。

【0004】このように、2つの転送モードを有する I E E E 1394シリアルインタフェースでのデータは、パケット単位で転送が行われるが、1E E E 1394規格では、取り扱う最小データの単位は1クワドレット(quadlet) (=4パイト=32ピット)である。

10 【0005】 I E E E 1 3 9 4 規格では、通常、コンピュータデータは、図 6 に示すように、アシンクロナス転送を用いて行われる。アシンクロナス転送は、図 6

(a) に示すように、パスを獲得するためのアービトレーション (arb)、データを転送するパケットトランスミッション、およびアクノリッジメント (ack)の3つの週移状態をとる。

【0006】そして、パケットトランスミッションの実行は、図6(b)に示すようなフォーマットで行われる。転送パケットの第1クワドレットは、16ビットの20 デスティネーションID(destination ID)領域、6ビットのトランザクション ラベルtl(transaction label)領域、2ビットのリトライ・コードrt(retry code)領域、4ビットのトランザクション・コードtcode(transanction code)領域、および4ビットのプライオリティpri(priority)領域から構成されている。デスティネーション1D領域はこのノードのバスナンバーとノードナンバー、プライオリティ領域は優先レベルを示す。

【0007】第2クワドレットおよび第3クワドレット30 は、16ビットのソースID(source ID) 領域、および48ビットのデスティネーション・オフセット(destina tionoffset)領域により構成されている。ソースID領域はこのパケットを送ったノードIDを示し、デスティネーション オフセット領域はハイ(High)およびロー(Low) の連続した領域からなり、デスティネーション・ノードのアドレス空間のアドレスを示す。

【0008】第4クワドレットは、16ビットのデータ 長(data length) 領域、および16ビットのイクステン ディド・トランザクション・コード(extended tcode)領 域に構成されている。データ長領域は受信したパケット のバイト数を示し、イクステンディド tcode領域はtcodeがロック・トランザクション(Lock transaction) の場合、このパケットのデータが行う実際のロック動作 (Lock Action) を示す領域である。

【0009】データフィールド領域(data field)の前の クワドレットに付加されたヘッダCRC (header CRC) 領域は、パケットヘッダの誤り検出符号である。また、 データ領域(data field)の後のクワドレットに付加され たデータCRC (data CRC) 領域は、データフィールド

l

40

[0010]

【発明が解決しようとする課題】ところで、上述したよ うに、アシンクロナス転送で行われる通常のコンピュー タデータの転送では、そのプロトコルとして、SBP-2 (Serial Bus Protocol-2) が用いられる。このプロト コルによると、ストレージデバイス(Storage Device)で あるターゲット(Targei)からホストコンピュータ(Host Computer) であるイニシエータ(Initiator) にデータを 転送するときは、ストレージデバイスからホストコンピ ュータのメモリヘデータを書き込む形で、またホストコ 10 ンピュータからターゲットにデータを転送するときは、 ストレージデバイスがホストコンピュータのメモリのデ ータを読み出す形で転送が行われる。

【0011】しかしながら、ストレージデバイスに格納 される、あるいはストレージデバイスから読み出される 大容量のデータをIEEE1394規格のパケットにし て、送受信するための、いわゆるトランザクション・レ イヤ(Transaction Layer) をコントロールする処理系回 路システムが未だ確立されていない。また、他ノード側 からビジー信号を受けた場合に再送するリトライ機能の 20 回路の実現も要望されている。

【0012】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、リトライ動作を自動化でき、大 容量のデータを所定の規格に合わせてたパケットにして 送受信することができ、また、円滑な送受信処理をこと ができるシリアルインタフェース回路を提供することに ある。

[0013]

【課題を解決するための手段】上記目的を達成するた め、本発明は、自ノードとシリアルインタフェースパス 30 を介して接続された他ノード間でパケットの送受信を行 うシリアルインタフェース回路であって、自ノードから 他ノードへの要求パケットを生成し、上記シリアルイン タフェースバスに送出する第1のデータ処理回路と、上 記要求パケットに対する応答パケットを受信し、受信し た応答パケットが要求パケットの再送を要求している場 合に、上記生成した要求パケットを再度上記シリアルイ ンタフェースパスに送出するリトライ勁作を行う第2の データ処理回路とを有する。

【0014】また、本発明は、自ノードとシリアルイン タフェースバスを介して接統された他ノード間でパケッ トの送受信を行うシリアルインタフェース回路であっ て、記憶手段と、自ノードから他ノードへの要求パケッ トを生成し上記記億手段に格納する要求パケット生成回 路と、上記記憶手段に格納された要求パケットを上記シ リアルインタフェースパスに送出する第1のデータ処理 回路と、上記要求パケットに対する応答パケットを受信 し、受信した応答パケットが要求パケットの再送を要求 している場合に、上記記憶手段に格納されている要求パ ケットを再度上記シリアルインタフェースパスに送出す 50

るリトライ動作を行う第2のデータ処理回路とを有す る。

【0015】また、本発明では、上記第2のデータ処理 回路は、再送要求を受信してから設定時間を経過して上 記要求パケットを再送するリトライ動作を行う。

【0016】また、本発明では、上記第2のデータ処理 回路は、再送要求を受信してからリトライ動作を行うま での時間を任意に設定可能なインターバルレジスタと、 上記再送要求を受信すると起動して時間を計時するサイ クルカウンタと、上記サイクルカウンタの時間が上記イ ンターパルレジスタの設定時間に達すると再送信号を生 成する比較回路と有し、上記再送信号が生成されると上 記リトライ動作を行う。

【0017】また、本発明では、上記再送の回数を判別 し、カウント値があらかじめ設定した回数に達すると上 記インターバルレジスタの設定時間をさらに長い時間に 再設定する判別回路を有する。

【0018】また、本発明では、上記リトライ動作の回 数を制限する制限回路を有する。この制限回路は、制限 するリトライ回数を設定可能なリトライ制限レジスタ と、上記比較回路の再送信号の出力回数をカウントする 再送カウンタと、上記再送カウンタの値が上記リトライ 制限レジスタの設定値に達するとタイムアウト信号を出 カする比較回路と、上記タイムアウト信号を受けて上記 要求パケットの送信を中止する制御回路とを有する。

【0019】また、本発明の回路によれば、第1のデー 夕処理回路において、自ノードから他ノードへの要求パ ケットが生成され、シリアルインタフェースパスに送出 される。そして、第2のデータ処理回路において、要求 パケットに対する応答パケットが送られてきたときに、 受信した応答パケットが要求パケットの再送を要求して いる場合には、生成した要求パケットが再度シリアルイ ンタフェースパスに送出するリトライ動作が行われる。 【0020】また、本発明の回路によれば、要求パケッ ト生成回路において、自ノードから他ノードへの要求パ ケットが生成され記憶手段に格納される。そして、第1 のデータ回路により、記憶手段に格納された要求パケッ トが読み出されてシリアルインタフェースバスに送出さ れる。そして、第2のデータ処理回路において、要求パ ケットに対する応答パケットが送られてきたときに、受 信した応答パケットが要求パケットの再送を要求してい る場合には、生成した要求パケットが再度記憶手段から 銃み出されてシリアルインタフェースパスに送出するリ トライ動作が行われる。

【0021】また、本発明では、リトライ動作は、再送 要求を受信してから設定時間がたった後行われる。

【0022】また、本発明では、インターバルレジスタ に、再送要求を受信してからリトライ動作を行うまでの 時間を任意に設定される。たとえば、第2のデータ処理 回路において、再送要求を受信するとサイクルカウンタ

が起動して、計時動作が開始される。そして、サイクルカウンタの時間がインターバルレジスタの設定時間に違すると、比較回路において、再送信号が生成され、この再送信号が生成されるとリトライ動作が行われる。

【0023】また、本発明では、判別回路により、再送の回数が判別され、その回数があらかじめ設定した回数に遠すると、インターバルレジスタの設定時間がさらに長い時間に再設定される。

【0024】また、本発明では、制限回路により、リトライ動作の回数が制限される。たとえば、再送カウンタにより第2のデータ処理回路の比較回路による再送信号の出力回数がカウントされる。このカウント値がリトライ制限レジスタの設定値に違すると、比較回路からタイムアウト信号が制御回路に出力される。制御回路では、タイムアウト信号を受けて要求パケットの送信が中止される。

[0025]

【発明の実施の形態】図1は、本発明に係るIEEE1 394シリアルインタフェース回路の一実施形態を示す ブロック構成図である。なお、このシリアルインタフェ 20 ース回路は、アシンクロナス通信で扱われるコンピュー タデータの転送を行うことを目的として構成されている。このため、図1においては、アイソクロナス通信系 回路の具体的な構成は図示していない。

【0026】このシリアルインタフェース回路は、リンク/トランザクション・レイヤ集積回路10、フィジカル・レイヤ回路20、ストレージデバイスとしての図示しないハードディスクドライバ(HDD)のコントローラ30、ホストコンピュータとしてのローカルプロセッサ40により構成されている。

【0027】リンク/トランザクション・レイヤ集積回路10は、リンク・レイヤ回路100およびトランザクション・レイヤ回路120が集積化されて構成され、ローカルプロセッサ40の制御の下、アシンクロナス転送の制御、並びにフィジカル・レイヤ回路20の制御を行う

【0028】リンク・レイヤ回路100は、図1に示すように、リンクコア(Link Core))101、CPUインタフェース回路(Sub-CPU I/F) 102、アシンクロナス通信で用いられる送信用FIFO(AT-FIFO:First-In F 40 irst-Out) 103、受信用FIFO(AR-FIFO)104、受信パケットを判別する分別回路(DeMux) 105、セルフID用リゾルバ(Resolver)106、およびコントロールレジスタ(ControlRegisters、以下CRという)107により構成されている。

【0029】リンクコア101は、コマンドやコンピュータデータが転送されるアシンクロナス通信用パケットおよびアイソクロナス通信用パケットの送信回路、受信回路、これらパケットのIEEE1394シリアルバスBSを直接ドライブするフィジカル・レイヤ回路20と 50

のインタフェース回路、125μs毎にリセットされるサイクルタイマ、サイクルモニタやCRC回路から構成されている。また、図示しないハードディスクから読み出され、トランザクション・レイヤ回路120で所定の送信パケットとして生成されたコンピュータデータの送信処理等を行う。たとえば、後述するトランザクション・レイヤ回路120のトランザクションコントローラ126から送るべきデータがある旨の知らせを受けるとフィジカル・レイヤ回路20を経由して1394シリアルバスのアービトレーションを行いバスを確保する。なお、図1では、上述したように、アイソクロナス通信系のFIFO等は省略している。

【0030】 CPUインタフェース回路102は、ローカルプロセッサ40と送信用FIFO103、受信用FIFO104とのアシンクロナス通信用パケットの書き込み、読み出し等の調停、並びに、ローカルプロセッサ40とCR107との各種データの送受信の調停を行う。たとえば、イニシエータとしてのホストコンピュータからIEEE1394インタフェースパスBSを送信され、受信用FIFOに格納されたストレージデバイスとしてのハードディスクのコントロール用コマンドをローカルプロセッサ40に伝送する。

【0031】ローカルプロセッサ40からは、コンピュータデータを送受信するためにトランザクション・レイヤ回路 120 を起動させるためのデータがCPUインタフェース 102 を通してCR107にセット(ADPst=1)される。

【0032】送信用F1FO103には、IEEE1394シリアルバスBSに伝送させるアシンクロナス通信30用パケットが格納され、格納データはリンクコア101に与えられる。

【0033】また、受信用FIFO104は、IEEE 1394シリアルバスBSを伝送されてきたアシンクロ ナス通信用パケット、たとえばストレージデバイスとし てのハードディスクのコントロール用コマンド等が、分 別回路105により格納される。

【0034】分別回路105は、リンクコア101を介したアシンクロナス通信用パケットの第1クワドレッドにあるトランザクションコード t c o d e (Transaction code) およびトランザクションラベル t l (Transaction label) をチェックし、イニシエータであるホストコンピュータからターゲットであるトランザクション・レイヤ回路に対しての応答パケット(Response Packet) であるかその他のパケットであるかの分別を行い、応答パケットのみをトランザクション・レイヤ回路120に入力させ、その他のパケットを受信用F1F0104に格納

【0035】なお、分別のチェックに用いられるトランザクションラベルtlは共通に「a」にセットされ、tcode(Transaction code)は、(ひき込み(Write) の要

10

0

求(request)および応答(Response)、競み出し(Read)の要求(Read request)および応答(Read Response)で異なるデータがセットされる。具体的には、tcodeは、書き込み要求(Write request)でクワドレット書き込み(Quadlet Write)の場合には「0」、ブロック書き込み(Block Write)の場合には「1」にセットされる。また、書き込み応答(Write Response)の場合には「2」にセットされる。競み出し要求(Read request)でクワドレット読み出し(Quadlet Read)の場合には「4」、ブロック競み出し(Block Read)の場合には「5」にセットされる。また、読み出し応答(Read Response)の場合には「6/7」にセットされる。

【0036】リゾルバ106は、IEEE1394シリ アルインタフェースバスBSを伝送されてきたセルフI Dパケットを解析し、CR107に格納する。また、エ ラーチェック、ノード数のカウント等の機能も有する。 【0037】トランザクション・レイヤ回路120は、 コンピュータ周辺機器(本実施形態ではハードディス ク)のデータをSBP-2(Serial Bus Protocol-2) 規 格に基づいて、アシンクロナスパケットとして自動的に 20 送信、受信をする機能を備えている。また、トランザク ション・レイヤ回路120は、リトライ(Retry) 機能並 びにスプリットタイムアウト(Split Timeout) 検出機能 を備えている。リトライ機能は、要求パケットを送信し た後、ack busy'のAckコードが返ってきた場合、該 当する要求パケットを再送信する機能である。パケット を再送信する場合、送信パケットの第1クワドレッドに ある 2 ビットの r t 領域を「00」から「01」にセッ トしてコアリンク101に知らせ送信する。スプリット タイムアウト(Split Timeout) 検出機能は、応答パケッ トが返ってくるまでのタイムアウトを検出する機能であ る。

【0038】このトランザクション・レイヤ回路120は、トランスポートデータインタフェース回路121、要求パケット生成回路(SBPreq)122、応答パケットデコード回路(SBPRsp)123、要求用FIFO(Request FIFO:ADPTF)124、応答用FIFO(Response FIFO:ADPRF)125、およびトランザクションコントローラ126により構成されている。そして、要求パケット生成回路122、応答パケットデコード回路123、要求用FIFO125、およびトランザクションコントローラ126によりデータ処理回路ADPが構成される。

【0039】トランスポートデータインタフェース回路 121は、HDDコントローラ30と要求パケット生成 回路122、応答パケットデコード回路123とのデー タの送受信の関係を行う。

【0040】要求パケット生成回路122は、リンク・レイヤ回路100のCR107からデータ転送起動の指示を受けると、送信((でき込み)の場合、SBP-2規 50

格に従ってトランスポートデータインタフェース回路1 21を介して得た図示しないハードディスクに記録され たコンピュータデータをパケットに分けられるように 1 個以上のデータに分け、CR107にセットされた転送 データ長等のデータに基づいてSBPプロトコルのアド レスを算出し、パケット毎に増加する1394パスアド レスとトランザクションラベルtl(= a)やトランザ クションコードtcode(たとえば1または5)等を 設定した4クラドレットからなる1394ヘッダを付加 して要求用FIFO124に格納する。また、受信(説 み出し)の場合には、SBP-2規格に従って、CR1 07にセットされた転送データ長等のデータに基づいて SBPプロトコルのアドレスを算出し、パケット毎に増 加する1394バスアドレスとトランザクションラベル t l (= a) やトランザクションコード t c o d e (た とえば1または5)等を設定し、指定されたアドレス、 データ長分の1394ブロック銃み出し要求コマンド(B lock read Request Command)を1個以上のパケットにし て要求用FIFO124に格納する。

【0041】なお、要求パケット生成回路122は、送信および受信時には、CR107にて指定される最大長データmax-payload を受けて送信する要求パケットに対する応答パケットの最大データ長を計算する。この最大データ長(バイト)maxpl は次式に基づいて求められる。

[0042]

【0043】応答パケットデコード回路123は、受信時に第1FIIFO124に格納されたデータを読み出 30 し、1394ヘッダを取り除いて、データを所定のタイミングでトランスポートデータインタフェース回路12 1を介してHDDコントローラ30に出力する。

【0044】要求用FIFO124は、送信(書き込み)時にはパケット化された送信データが格納され、受信(読み出し)の場合には、1394ブロック読み出し要求コマンドが格納される。なお、要求用FIFO124は、送るべきデータを記憶しているときは、その旨を示すたとえばローレベル(「0」)でアクティブの信号EMTをトランザクションコントローラ126に出力す40 る。

【0045】応答用FIFO125は、受信(読み出し)の場合には、ホストコンピュータ側から1394シリアルバスBSを伝送されてきた受信データが格納される。なお、応答用FIFO125は、残りの記憶容量を示す信号S125をトランザクションコントローラ126に出力する。

【0046】トランザクションコントローラ126は、 送信時に要求用FIFO124に格納されたパケット化 された送信データ、および受信時に要求用FIFO12 4に格納された1394ブロック銃み出し要求コマンド

40

(要求パケット)のリンク・レイヤコア回路100のリンクコア101への出力制御を行う。また、送信時に、リンク・レイヤ回路100の分別回路105からの応答パケットを受けて、そのリトライコードrcodeをCR107に許き込み、受信時には分別回路105からの応答パケットを忘答用FIFO125に格納する。

【0047】また、トランザクションコントローラ126は、要求パケットを送信した後、ack busy のackコードが返ってきた場合、該当する要求パケットを再送信するリトライ機能を有しているが、この再送を行う場合には、再送要求であるackbusy を受けてから設定時間(たとえばサイクルタイムの125μsの整数倍の時間)を経過してから行う。また、パケットを再送信する場合、送信パケットの第1クワドレッドにある2ピットのrt領域を「00」から「01」にセットしてコアリンク101に知らせ送信する。

【0048】図2は、このリトライ機能を実現するリトライ回路の構成例を示すブロック図である。このリトライ回路は、図2に示すように、ackコード判別1261、サイクルカウンタ(Cycle Counter) 1262、イン 20ターバルレジスタ(Retry IntervalCounter) 1263、リトライ制限(Retry Linit) レジスタ1264、比較回路(Conp)1265、1266、ビジーカウンタ(Busy Counter)1267、およびビジー回数判別回路1268により構成されている。

【0049】 a c k コード判別1261は、 a c k コードを受けてack busy'を判別した場合に、パルス信号S1261をサイクルカウンタ1262およびビジー回数判別回路1268に出力する。

【0050】 サイクルカウンタ1262は、パルス信号 S1261を受けて起動し、125 μ sをカウントする 毎にインクリメントされる。インターバルレジスタ1263は、再送要求を受信してからリトライ動作を行うまでの時間を任意に設定可能で、たとえば0または125 μ sの整数倍、たとえば1、2、・・に設定される。リトライ制限レジスタ1264は、リトライ回数を制限する値(たとえば15)が設定される。

【0051】比較回路1265は、サイクルカウンタ1262の時間がインターバルレジスタ1263の設定時間に達すると再送信号SRを生成し、要求用FIFO124およびビジーカウンタ1267に出力する。比較回路1266は、ビジーカウンタ1267の値がリトライ制限レジスタ1264の設定値に達するとタイムアウト信号TOをCR107に出力する。ビジーカウンタ1267は、比較回路1265による再送信号SRの出力回数をカウントする。

【0052】ビジー回数判別回路1268は、ackコード判別1261によるパルス信号S1261をカウントし、カウント値があらかじめ設定した回数に違するとインターパルレジスタ1263の設定時間をさらに長い 50

時間、たとえば初期値の2倍にに再設定する。なお、一連のパケット送受信が終了すると、サイクルカウンタ1262、インターパルレジスタ1263、リトライ制限レジスタ1264の値は初期設定される。

12

【0053】ここで、図2に示すリトライ回路の動作を 説明し、その後、SBP-2規格で決められたパケット を転送する場合のコンピュータデータの通常の送信およ び受信動作を説明する。

【0054】リトライ回路においては、要求パケットに対する応答パケットが送られてきたときに、受信したackコードがackコード判別1261に入力される。ackコード判別1261では、入力しackコードによりack busy'を判別した場合に、パルス信号S1261が生成されサイクルカウンタ1262およびビジー回数判別回路1268に出力される。サイクルカウンタ1262では、パルス信号S1261を受けて起動し、 125μ sをカウントする毎にインクリメントされる。このサイクルカウンタ12620値は、比較回路1265でインターバルレジスタ126300設定時間と比較される。比較の結果、カウント値が設定時間に達すると再送信号SRが生成され、要求用F1FO124およびビジーカウンタ1267に出力される。

【0055】 これにより、図3に示すように、要求用FIFO124の中の読み出しポインタが前のパケットの 先頭に戻されて、リトライ要求が出されたパケットが再 度読み出される。そして、パケットを再送信する場合、 送信パケットの第1クワドレッドにある2ピットのrt 領域を「00」から「01」にセットするようにコアリ ンク101に知らせ再送信が行われる。

【0056】また、ビジーカウンタ1267では、比較回路1265による再送信号SRの出力回数がカウントされ、カウント値が比較回路1266に出力される。そして、比較回路1266で、ビジーカウンタ1267の値がリトライ制限レジスタ1264の設定値に達したとの結果が得られると、タイムアウト信号TOがCR107に出力される。これにより、ローカルプロセッサ40によりパケットの送信動作が中止される。

[0057] また、ビジー回数判別回路1268においては、ackコード判別1261によるパルス信号S1261がカウントされ、カウント値があらかじめ設定した回数に達するとインターパルレジスタ1263の設定時間がさらに長い時間に再設定される。そして、一連のパケット送受信が終了すると、サイクルカウンタ1262、インターバルレジスタ1263、リトライ制限レジスタ1264の値は初期設定される。

【0058】次に、上記構成において、SBP-2規格で決められたパケットを転送する場合のコンピュータデータの通常の送信および受信動作を説明する。

【0059】まず、送信動作、すなわち、ターゲットであるハードディスクからイニシエータであるホストコン

ピュータにデータを転送するときであって、ストレージ デバイス (ハードディスク) からホストコンピュータの メモリヘデータを書き込む動作を行う場合について説明 する。

【0060】ホストコンピュータから1394シリアル バスBSを転送されてきたSBP-2規格に基づいたO RB(Operation Request Block) 等のパケットデータが フィジカル・レイヤ回路20、リンク・レイヤ回路10 0のリンクコア101を介して分別回路105に入力さ れる。

【0061】分別回路105では、受信パケットを受け てホストコンピュータからターゲットであるトランザク ション・レイヤ回路に対しての応答パケット(Response Packet) であるかその他のパケットであるかの分別が行 われる。そしてこの場合、その他のパケットであること から受信データが受信用FIFO104に格納される。 受信用FIFO104に格納されたORB等の受信デー タは、CPUインタフェース回路102を介してローカ ルプロセッサ40に入力される。ローカルプロセッサ4 0では、CPUインタフェース回路102を介してOR 20 Bの内容に従ってCR107のトランザクション・レイ ヤ回路用レジスタの初期化が行われる。これにより、ト ランザクション・レイヤ回路120が起動される。

【0062】起動されたトランザクション・レイヤ回路 120では、要求パケット生成回路122において、ト ランスポートインタフェース121を介してHDDコン トローラ30に対してのデータの要求が始められる。要 求に応じ、トランスポートインタフェース121を介し て送られたきた送信データは、要求パケット生成回路1 22においてSBP-2規格に従ってトランスポートデ 30 ータインタフェース回路121を介して得た図示しない ハードディスクに記録されたコンピュータデータをパケ ットに分けられるように 1 個以上のデータに分けられ、 CR107にセットされた転送データ長等のデータに基 づいてSBPプロトコルのアドレスが算出され、パケッ ト毎に増加する1394パスアドレスとトランザクショ ンラベルtl(=a)やトランザクションコードtco de(たとえば1または5)等が設定された4クラドレ ットからなる1394ヘッダが付加されて要求用FIF O124に格納される。

【0063】要求用1FIFO124に1つの1394 パケットサイズ以上のデータが格納されると、そのデー タはトランザクションコントローラ126によりリンク ・レイヤ回路100のリンクコア101に送られる。そ して、リンクコア101によって、フィジカル・レイヤ 回路20を介して1394シリアルパスBSに対しアー ピトレーションが掛けられる。これにより、パスの獲得 ができたならば、転送データを含む①き込み要求パケッ ト(Write Request Packet)がフィジカル・レイヤ回路 2 0、1394シリアルバスBSを介してホストコンピュ 50 データ長等のデータに基づいてSBPプロトコルのアド

ータに送信される。

【0064】送信後、ホストコンピュータから書き込み 要求パケットに対するAckコードと、均合によっては 掛き込み応答パケット(Write Response Packet) が送ら れてきて、フィジカル・レイヤ回路20、リンク・レイ ヤ回路100のリンクコア101を介して分別回路10 5に入力される。

【0065】分別回路105では、受信パケットのトラ ンザクションコードtcodeおよびトランザクション ラベルtlのチェックが行われ、ホストコンピュータか らターゲットであるトランザクション・レイヤ回路 12 Oに対しての応答パケット(Response Packet) であると 判別されると、その応答パケットがトランザクション・ レイヤ回路120のトランザクションコントローラ12 6に入力される。

【0066】トランザクションコントローラ126で は、入力された応答パケットのAckコードと応答コー ド(Response code) が正常ならば次のデータのリンクコ ア101への送出が行われる。以上の動作が繰り返され て、コンピュータデータのホストコンピュータのメモリ への書き込み(送信)動作が行われる。

【0067】以上の送信に関するトランザクション・レ イヤ回路120の動作の概略を図4に示す。

【0068】次に、受信動作、すなわち、ホストコンピ ュータからターゲットにデータを転送するときであっ て、ストレージデバイス (ハードディスク) がホストコ ンピュータのメモリのデータを読み出す動作を行う場合 について説明する。

【0069】ホストコンピュータから1394シリアル バスBSを転送されてきたSBP-2規格に基づいた〇 RB等のパケットデータがフィジカル・レイヤ回路2 0、リンク・レイヤ回路100のリンクコア101を介 して分別回路105に入力される。

【0070】分別回路105では、受信パケットを受け てホストコンピュータからターゲットであるトランザク ション・レイヤ回路に対しての応答パケット(Response Packet) であるかその他のパケットであるかの分別が行 われる。そしてこの場合、その他のパケットであること から受信データが受信用FIFO104に格納される。 受信用FIFO104に格納されたORB等の受信デー 夕は、CPUインタフェース回路102を介してローカ ルプロセッサ40に入力される。ローカルプロセッサ4 0 では、CPUインタフェース回路102を介してOR Bの内容に従ってCR107のトランザクション・レイ ヤ回路用レジスタの初期化が行われる。これにより、ト ランザクション・レイヤ回路120が起動される。

【0071】起動されたトランザクション・レイヤ回路 120では、要求パケット生成回路122において、S BP-2規格に従って、CR107にセットされた転送

1.6

レスが算出され、パケット毎に増加する1394パスア ドレスとトランザクションラベル t l (=a) やトラン ザクションコードtcode(たとえば1または5)等 が設定され、指定されたアドレス、データ長分の139 4 ブロック読み出し要求コマンド(Block readRequest C oppand)がパケット化されて要求用FIFO124に格 納される。

【0072】要求用FIFO124に格納された読み出 し要求コマンドパケットは、トランザクションコントロ ーラ126によりリンク・レイヤ回路100のリンクコ 10 ア101に送られる。そして、リンクコア101によっ て、フィジカル・レイヤ回路20を介して1394シリ アルバスBSに対しアービトレーションが掛けられる。 これにより、バスの獲得ができたならば、読み出し要求 パケット(Read Request Packet) がフィジカル・レイヤ 回路20、1394シリアルバスBSを介してホストコ ンピュータに送信される。

【0073】送信後、ホストコンピュータから読み出し 要求パケットに対するAckコードと、指定されたデー タ長分のデータを含んだ読み出し応答パケット(Read R 20 esponse Packet) が送られてきて、フィジカル・レイヤ 回路20、リンク・レイヤ回路100のリンクコア10 1を介して分別回路105に入力される。

【0074】分別回路105では、受信パケットのトラ ンザクションコードtcodeおよびトランザクション ラベルtlのチェックが行われ、ホストコンピュータか らターゲットであるトランザクション・レイヤ回路に対 しての応答パケット(Response Packet) であると判別さ れると、その応答パケットがトランザクション・レイヤ 回路120のトランザクションコントローラ126に入 30 力される。

【0075】トランザクションコントローラ126で は、分別回路105からの応答パケットが応答用FIF 〇125に格納される。応答用FIFO125に格納さ れたデータは、応答パケットデコード回路123によっ て読み出され、1394ヘッダが取り除かれて、所定の タイミングでトランスポートデータインタフェース回路 121を介してHDDコントローラ30に出力される。 以上の動作が繰り返されて、コンピュータデータのスト レージデバイス(ハードディスク)への書き込み(受 信) 動作が行われる。

【0076】以上の受信に関するトランザクション・レ イヤ回路129の動作の概略を図5に示す。

【0077】以上説明したように、本第1の実施形態に よれば、ストレージデバイスが接続され、ストレージデ パイスのデータを読み出し、自己指定のトランザクショ ンラベルを付加して送信アシンクロナスパケットとして シリアルインタフェースパスBSに送出し、他ノードの データを当該ストレージデバイスへ転送する場合に、自 己指定のラベルを付加した要求パケットを生成してシリ 50 ての応答パケット(Response Packet) であるかその他の

アルインタフェースパスBSに送出し、他ノードからの この要求パケットに対する応答パケットを受信し、応答 パケットからデータ部を取り出してストレージデパイス へ転送するデータ処理回路としてのトランザクション・ レイヤ回路120を設けたので、ストレージデパイスに 格納される、あるいはストレージデバイスから読み出さ れる大容量のデータをSBP-2規格に合わせてたIE EE1394パケットにして送受信することができ、1 **EEE1394シリアルバスインタフェースのアシンク** ロナス パケットを用いて大容量のデータ転送を実現す ることができる。そして、SBP-2規格に基づいた〇 RBのフェッチ、データ転送、イニシエータへのステイ タス送信といったシーケンスを簡略化でき、ディスクド ライバ、テープストリーマ等のコンピュータ周辺機器の データをIEEE1394シリアルバスに接続する際に 最適な設計が可能となる。

【0078】また、再送要求を受信してからリトライ動 作を行うまでの時間を任意に設定可能なインターバルレ ジスタ1263と、ack busy'を受信すると起動して時 間を計時するサイクルカウンタ1262と、サイクルカ ウンタ1262の時間がインターバルレジスタ1263 の設定時間に遠すると再送信号SRを生成する比較回路 1265と、制限するリトライ回数を設定可能なリトラ イ制限レジスタ1264と、比較回路1265の再送信 号の出力回数をカウントするビジーカウンタ1267 と、ビジーカウンタ1267の値がリトライ制限レジス タ1264の設定値に遠するとタイムアウト信号TOを 出力する比較回路1266とを設け、要求パケットを送 信した後、ack busy'のackコードが返ってきた場合 に該当する要求パケットを再送信する場合には、再送要 求であるack busy' を受けてから設定時間を経過して行 い、また、リトライ回数が設定回数に達するとパケット の送信動作を中止するようにしたので、リトライ動作を 自動化でき、制御系回路の付加を軽減でき、また、リト ライインターパルを任意に設定できることから、仕様に 応じた円滑な送受信処理を行うことができる。

【0079】さらに、トランザクション・レイヤ回路1 20に要求用FIFO124および応答用FIFO12 5を設けるとともに、リンク・レイヤ回路100に送信 40 用FIFO103および受信用FIFO104を設けた ので、要求用FIFO124および応答用FIFO12 5によるデータのやりとりと並列して、データ以外の通 常の1394パケットの送受信を行うことできる。

【0080】また、リンクコア101を介したアシンク ロナス通信用パケットの第1クワドレッドにあるトラン ザクションコードtcode(Transaction code)および トランザクションラベルtl(Transaction label) をチ ェックし、イニシエータであるホストコンピュータから ターゲットであるトランザクション・レイヤ回路に対し

パケットであるかの分別を行い、応答パケットのみをトランザクション・レイヤ回路120に入力させ、その他のパケットを受信用F1F0104に格納する分別回路105を設けたので、たとえばトランザクション・レイヤ回路120億で致命的なエラーがおきてデータの読み出し/書き込み動作が止まってしまったとしても、データの次の入力されてくるコマンドの読み出しができる人とがなく、データの読み出し/書き込みの状況にかかわりなくコマンドの受信を円滑に行うことができる利点がある。

[0081]

【発明の効果】以上説明したように、本発明によれば、 リトライ動作を自動化でき、制御系回路の付加を軽減で き、大容量のデータを所定の規格に合わせてたパケット にして送受信することができ、また、円滑な送受信処理 を行うことができる。

【図面の簡単な説明】

【図1】本発明に係るIEEE1394シリアルインタフェース回路の一実施形態を示すプロック構成図である。

【図2】本発明に係るリトライ回路の構成例を示すプロック図である。

【図3】リトライ動作時のFIFOの再読み出し動作を 説明するための図である。

【図4】本発明に係るトランザクション・レイヤ回路に

おける送信動作の概略を示す図である。


【図 5 】 本発明に係るトランザクション・レイヤ回路に おける受信動作の概略を示す図である。

【図6】IEEE1394規格のアシンクロナス転送を説明するための図である。


【符号の説明】

10…リンク/トランザクションレイヤ集積回路、20 …フィジカル・レイヤ回路、30 …HDDコントロー ラ、40…ローカルプロセッサ、100、100a…リ 10 ンク・レイヤ回路、101…リンクコア、102…CP Uインタフェース回路、103···アシンクロナス送信用 FIFO、104…アシンクロナス受信用FIFO、1 05, 105 a … 分別回路、106 … リゾルバ、107 …コントロールレジスタ、120…トランザクション・ レイヤ回路、121…トランスポートデータインタフェ ース回路、121…要求パケット生成回路、123…応 答パケットデコード回路、124…要求用FIFO、1 25 ··· 応答用FIFO、126 ··· トランザクションコン トローラ、1261…ackコード判別、1262…サ 20 イクルカウンタ(Cycle Counter)、1263…インター パルレジスタ(Retry Interval Counter)、1264…リ トライ制限(Retry Limit) レジスタ、1265, 126 6 ··· 比較回路 (Comp)、1267 ··· ビジーカウンタ (Busy Counter)、1268…ビジー回数判別回路。


【図1】




【図2】




[図3]




【図4】



[图5]





フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

12/56

11/20 102 7